Мост pci pci что это

PCI и PCI-X

Мосты PCI (PCI Bridge) — специальные аппаратные средства соединения шин PCI (и PCI-X) между собой и с другими шинами. Главный мост (Host Bridge) используется для подключения PCI к центру компьютера (системной памяти и процессору). «Почетной обязанностью» главного моста является генерация обращений к конфигурационному пространству под управлением центрального процессора, что позволяет хосту (центральному процессору) выполнять конфигурирование всей подсистемы шин PCI. В системе может быть и несколько главных мостов, что позволяет предоставить высокопроизводительную связь с центром большему числу устройств (число устройств на одной шине ограниченно). Из этих шин одна назначается условно главной (bus 0).

Равноранговые мосты PCI (PeertoPeer Bridge) используются для подключения дополнительных шин PCI. Эти мосты всегда вносят дополнительные накладные расходы на передачу данных, так что эффективная производительность при обмене устройства с центром снижается с каждым встающим на пути мостом.

Для подключения шин PCMCIA, CardBus, MCA, ISA/EISA, X-Bus и LPC используются специальные мосты, входящие в чипсеты системных плат или же являющиеся отдельными устройствами PCI (микросхемами). Эти мосты выполняют преобразование интерфейсов соединяемых ими шин, синхронизацию и буферизацию обменов данных.

Каждый мост программируется — ему указываются диапазоны адресов в пространствах памяти и ввода-вывода, отведенные устройствам его шин. Если адрес ЦУ текущей транзакции на одной шине (стороне) моста относится к шине противоположной стороны, мост транслирует транзакцию на соответствующую шину и обеспечивает согласование протоколов шин. Таким образом, совокупность мостов PCI выполняет маршрутизацию (routing) обращений по связанным шинам. Если в системе имеется несколько главных мостов, то сквозная маршрутизация между устройствами разных шин может оказаться невозможной: главные мосты друг с другом могут оказаться связанными лишь через магистральные пути контроллера памяти. Поддержка трансляции всех типов транзакций PCI через главные мосты в этом случае оказывается чересчур сложной, а потому спецификацией PCI строго и не требуется. Таким образом, все активные устройства всех шин PCI могут обращаться к системной памяти, но возможность равнорангового общения может оказаться в зависимости от принадлежности этих устройств той или иной шине PCI.

Применение мостов PCI предоставляет такие возможности, как:

увеличение возможного числа подключенных устройств, преодолевая ограничения электрических спецификаций шины;
разделение устройств PCI на сегменты — шины PCI — с различными характеристиками разрядности (32/64 бит), тактовой частоты (33/66/100/133 МГц), протокола (PCI, PC-X Mode 1, PCI-X Mode 2, PCI Express). На каждой шине все абоненты равняются на самого слабого участника; правильная расстановка устройств по шинам позволяет с максимальной эффективностью использовать возможности устройств и системной платы;
организация сегментов с «горячим» подключением/отключением устройств;
организация одновременного параллельного выполнения транзакций от инициаторов, расположенных на разных шинах.

Каждый мост PCI соединяет только две шины: первичную (primary bus), находящуюся ближе к вершине иерархии, с вторичной (secondary bus); интерфейсы моста, которыми он связан с этими шинами, называются соответственно первичным и вторичным. Допускается только чисто древовидная конфигурация, то есть две шины соединяются друг с другом лишь одним мостом и нет «петель» из мостов. Шины, подсоединяемые ко вторичному интерфейсу данного моста другими мостами, называются подчиненными (subordinated bus). Мосты PCI образуют иерархию шин PCI, на вершине которой находится главная шина с нулевым номером, подключенная к главному мосту. Если главных мостов несколько, то из их шин (равных друг другу по рангу) условно главной будет шина, которой назначен нулевой номер.

Мост должен выполнять ряд обязательных функций:

обслуживать шину, подключенную к его вторичному интерфейсу:
выполнять арбитраж — прием сигналов запроса REQx# от ведущих устройств шины и предоставление им права на управление шиной сигналами GNTx#
парковать шину — подавать сигнал GNTx# какому-то устройству, когда управление шиной не требуется ни одному из задатчиков;
генерировать конфигурационные циклы типа 0 с формированием индивидуальных сигналов IDSEL к адресуемому устройству PCI;
«подтягивать» управляющие сигналы к высокому уровню;
определять возможности подключенных устройств и выбирать удовлетворяющий их режим работы шины (частота, разрядность, протокол);
формировать аппаратный сброс (RST#) по сбросу от первичного интерфейса и по команде, сообщая о выбранном режиме специальной сигнализацией.
поддерживать карты ресурсов, находящихся по разные стороны моста;
отвечать под видом целевого устройства на транзакции, инициированные мастером на одном интерфейсе и адресованные к ресурсу, находящемся со стороны другого интерфейса; транслировать эти транзакции на другой интерфейс, выступая в роли ведущего устройства (мастера), и передавать их результаты истинному инициатору.

Мосты, выполняющие данные функции, называются прозрачными (transparrent bridge); для работы с устройствами, находящимися за такими мостами, не требуется дополнительных драйверов моста. Именно такие мосты описаны в спецификации PCI Bridge 1.1, и для них, как устройств PCI, есть специальный класс (06). В данном случае подразумевается «плоская» модель адресации ресурсов (памяти и ввода-вывода): каждое устройство имеет свои адреса, уникальные (не пересекающиеся с другими) в пределах данной системы (компьютера).

Существуют и непрозрачные мосты (non-transparrent bridge), которые позволяют организовывать обособленные сегменты со своими локальными адресными пространствами. Непрозрачный мост выполняет трансляцию (преобразование) адресов для транзакций, у которых инициатор и целевое устройство находятся по разные стороны моста. Досягаемыми через такой мост могут быть и не все ресурсы (диапазоны адресов) противоположной стороны. Непрозрачные мосты используются, например, когда в компьютере выделяется подсистема «интеллигентного ввода-вывода» (I20) со своим процессором ввода-вывода и локальным адресным пространством.

Маршрутизация по иерархическому адресу

Задача маршрутизации — определение, где по отношению к мосту находится ресурс, адресованный каждой транзакции, — является первоочередной при обработке каждой транзакции, «увиденной» мостом на любом из своих интерфейсов. Эта задача решается двояко, поскольку в фазе адреса может передаваться как иерархический адрес PCI (шина -> устройство -> функция), так и «плоский» адрес памяти или порта ввода-вывода.

Маршрутизация по иерархическому адресу

Через номера шины и устройства адресуются транзакции конфигурационной записи и чтения, генерации специального цикла, а в PCI-X еще и завершение расщепленной транзакции, а также сообщения DIM. Для этих транзакций маршрутизация основана на системе нумерации шин. Номера назначаются шинам PCI при конфигурировании системы строго последовательно, номера мостов соответствуют номерам их вторичных шин. Так, главный мост имеет номер 0. Номера подчиненных шин моста начинаются с номера, следующего за номером его вторичной шины. Таким образом, для каждого моста необходимые ему знания топологии шин системы описываются списком номеров шин — тремя числовыми параметрами в его конфигурационном пространстве:

Primary Bus Number — номер первичной шины;
Secondary Bus Number — номер вторичной шины (это и номер моста);
Subordinate Bus Number — максимальный номер подчиненной шины.

Все шины с номерами в диапазоне от Secondary Bus Number до Subordinate Bus Number включительно будут лежать со стороны вторичного интерфейса, все остальные — на стороне первичного.

Знание номеров шины позволяет мостам распространять обращения к конфигурационным регистрам устройств в сторону от хоста к подчиненным шинам и распространять специальные циклы во всех направлениях. Ответы на расщепленные транзакции (Split Complete) мост транслирует с одного интерфейса на другой, если они адресованы к шине противоположного интерфейса.

Конфигурационные циклы типа 0 и специальные циклы мостами не транслируются. Конфигурационные транзакции типа 1, обнаруженные на первичном интерфейсе, мост обрабатывает следующим образом:

Преобразует их в конфигурационные циклы типа 0 или специальные циклы, если номер шины (на линиях AD[23:16]) соответствует номеру вторичной шины. При преобразовании в цикл типа 0 номер устройства с первичной шины, полученный в фазе адреса, декодируется в позиционный код на вторичной шине (см. главу 2), номер функции и регистра передается без изменений, биты AD[1:0] на вторичной шине обнуляются. В PCI-X кроме позиционного кода на вторичную шину передается и номер устройства. Преобразование в специальный цикл (изменение кода команды) производится, если в полях номера устройства и функции все биты единичные, а в поле номера регистра — нулевые.
Пропускает их с первичного интерфейса на вторичный без изменения, если номер шины соответствует диапазону номеров подчиненных шин.
Игнорирует, если номер шины лежит вне диапазона номеров шин стороны вторичного интерфейса.

Со стороны вторичного интерфейса мост передает на первичный только конфигурационные циклы типа 1, относящиеся к специальным циклам (в полях номера устройства и функции все биты единичные, а в поле номера регистра — нулевые). Если номер шины соответствует номеру первичной шины, мост преобразует эту транзакцию в специальный цикл.

Если конфигурационный цикл не воспринимается ни одним из устройств, мосты могут эту ситуацию отрабатывать двояко: фиксировать отсутствие устройства (сработает Master Abort) или же выполнять операции вхолостую. Однако в любом случае чтение конфигурационного регистра несуществующего устройства (функции) должно возвращать значение FFFFFFFFh (это будет безопасной информацией, поскольку даст недопустимое значение идентификатора устройства).

Маршрутизация по «плоскому» адресу

Для манипулирования с транзакциями обращения к памяти и портам ввода-вывода мосту нужны карты адресов, на которых отмечены области, принадлежащие устройствам вторичной и подчиненных шин. В системе с плоской уникальной адресацией этого достаточно. Для отмеченных областей мост должен отвечать в качестве целевого устройства на транзакции, «увиденные» им на первичном интерфейсе, и инициировать их в роли мастера на вторичном интерфейсе; остальные транзакции на первичном интерфейсе он игнорирует. Для адресов вне этих областей мост должен вести себя «зеркально»: отвечать в качестве целевого устройства на транзакции, «увиденные» им на вторичном интерфейсе, и инициировать их на первичном интерфейсе; остальные транзакции на вторичном интерфейсе он игнорирует. Каким образом мост транслирует транзакции, описано далее.

Каждый мост PCI-PCI имеет по одному описателю на каждый из трех типов ресурсов: ввода-вывода, «настоящей» памяти (допускающей предвыборку) и памяти, на которую отображены регистры ввода-вывода. В описателе указывается базовый адрес и размер области. Ресурсы одного типа для всех устройств, находящихся за мостом (на вторичной и всех подчиненных шинах), должны быть собраны в одну, по возможности компактную, область.

Область адресов вводавывода задается 8-битными регистрами I/O Base и I/O Limit с гранулярностью 4 Кбайт. Эти регистры своими старшими битами определяют только 4 старших бит 16-разрядного адреса начала и конца транслируемой области. Младшие 12 бит для I/O Base подразумеваются 000h, для I/O Limit — FFFh. Если на вторичной стороне моста нет портов ввода-вывода, то в I/O Limit записывается число меньшее, чем в I/O Base. Если мост не поддерживает карту адресов ввода-вывода, то оба регистра при чтении всегда возвращают нули; такой мост транзакции ввода-вывода с первичной на вторичную сторону не транслирует. Если мост поддерживает только 16-битную адресацию ввода-вывода, то при чтении в младших 4 бит обоих регистров всегда возвращает нули. При этом подразумевается, что старшие биты адресов AD[31:16] = 0, но они также подлежат декодированию. Если мост поддерживает 32-битную адресацию ввода-вывода, то при чтении в младших четырех битах обоих регистров возвращается 0001. При этом старшие 16 бит нижней и верхней границ находятся в регистрах I/O Base Upper 16 Bits и I/O Limit Upper 16 Bits.

Мост транслирует транзакции ввода-вывода указанной области с первичного интерфейса на вторичный только при установленном бите I/O Space Enable в регистре команд. Транзакции ввода-вывода со вторичного интерфейса на первичный транслируются только при установленном бите Bus Master Enable.

Вводвывод, отображенный на память, может использовать адреса в пределах первых 4 Гбайт (предел 32-битной адресации) с гранулярностью 1 Мбайт. Транслируемая область задается регистрами Memory Base (начальный адрес) и Memory Limit (конечный адрес), в которых задаются только старшие 12 бит адреса AD[31:20], младшие биты AD[19:0] подразумеваются равными 0 и FFFFFh соответственно. Кроме того, транслироваться может и область памяти VGA .

«Настоящая» память устройств PCI, допускающая предвыборку, может располагаться как в пределах 32-битной адресации (4 Гбайт), так и 64-битной, с гранулярностью 1 Мбайт. Транслируемая область задается регистрами Prefetchable Memory Base (начальный адрес) и Prefetchable Memory Limit (конечный адрес). Если в младших битах [3:0] этих регистров чтение возвращает 0001, то это признак поддержки 64-битной адресации. В этом случае старшая часть адресов находится в регистрах Prefetchable Base Upper 32 Bits и Prefetchable Limit Upper 32 Bits. Мост может и не иметь специальной поддержки предвыбираемой памяти, тогда вышеуказанные регистры будут при чтении возвращать нули.

Мост транслирует транзакции памяти указанных областей с первичного интерфейса на вторичный только при установленном бите Memory Space Enable в регистре команд. Транзакции памяти со вторичного интерфейса на первичный транcлируются только при установленном бите Bus Master Enable.

С мостами связаны понятия позитивного и субтрактивного декодирования адресов. Рядовые агенты PCI (устройства и мосты) отзываются только на обращения по адресам, принадлежащим областям, описанным в их конфигурационном пространстве (через базовые адреса и диапазоны памяти или ввода-вывода). Такой способ декодирования называется позитивным. Мост с позитивным декодированием (positive decoding) пропускает через себя только обращения, принадлежащие определенному списку адресов, заданному в его конфигурационных регистрах. Мост с субтрактивным декодированием (subtractive decoding) пропускает через себя обращения, не относящиеся к другим устройствам. Его области прозрачности формируются как бы вычитанием (откуда и название) из общего пространства областей, описанных в конфигурационных пространствах других устройств. Физически субтрактивное декодирование устройством (мостом) выполняется проще: устройство отслеживает на шине все транзакции интересующего его типа (обычно обращения к портам или памяти), и если не видит на них ответа (сигнала DEVSEL# в тактах 1–3 после FRAME#) ни от одного из обычных устройств, считает эту транзакцию «своей» и само вводит DEVSEL#. Возможность субтрактивного декодирования имеется только у мостов определенного типа, и она является дополнением к позитивному декодированию. Субтрактивное декодирование приходится применять для старых устройств (ISA, EISA), чьи адреса разбросаны по пространству так, что их не собрать в область позитивного декодирования приемлемого размера. Субтрактивное декодирование применяется для мостов, подключающих старые шины расширения (ISA, EISA). Позитивное и субтрактивное декодирование относится только к обращениям, направленным в пространства памяти и ввода-вывода. Конфигурационные обращения маршрутизируются с помощью номера шины, передаваемого в циклах типа 1 (см. главу 2): каждый мост «знает» номера всех шин, его окружающих. На поддержку субтрактивного декодирования может указывать только специфический код класса 060401h, обнаруженный в заголовке конфигурационных регистров данного моста.

Поддержка адресации ввода-вывода шины ISA

В адресации портов ввода-вывода есть особенности, связанные с «наследием», доставшимся от шины ISA. 10-битное декодирование адреса, применявшееся в шине ISA, приводит к тому, что каждый из адресов диапазона 0–3FFh (предел охвата 10-битным адресом) имеет еще по 63 псевдонима (aliase), по которым можно обращаться к тому же устройству ISA. Так, например, для адреса 0378h псевдонимами являются x778h, xB78h и xF78h (x — любая шестнадцатеричная цифра). Псевдонимы адресов ISA используются в разных целях, в частности, и в системе ISA PnP. Область адресов 0–FFh зарезервирована за системными (не пользовательскими) устройствами ISA, для которых псевдонимы не используют. Таким образом, в каждом килобайте адресного пространства ввода-вывода последние 768 байт (адреса 100–1FF) могут являться псевдонимами, а первые 256 байт (0–0FFh) — нет. В регистре управления мостом присутствует бит ISA Enable, установка которого приведет к вычеркиванию областей-псевдонимов из общей области адресов, описанной регистрами моста I/O Base и I/O Limit. Это вычеркивание действует только для первых 64 Кбайт адресного пространства (16-битного адреса). Мост не будет транслировать с первичного интерфейса на вторичный транзакции, принадлежащие этим вычеркнутым областям. И наоборот, с вторичного интерфейса транзакции, относящиеся к данным областям, будут транслироваться на первичный. Эта возможность нужна для совместного использования малого (64 Кбайт) пространства адресов устройствами PCI и ISA, примиряя «изрезанность» карты адресов ISA с возможностью задания лишь одной области адресов ввода-вывода для каждого моста. Данный бит имеет смысл устанавливать для мостов, за которыми нет устройств ISA. Эти мосты будут транслировать «вниз» все транзакции ввода-вывода, адресованные к первым 256 байтам каждого килобайта области адресов, описанной регистрами моста I/O Base и I/O Limit. Эти адреса конфигурационное ПО может выделять устройствам PCI, находящимся «ниже» данного моста (кроме адресов 0000h–00FFh, относящихся к устройствам системной платы).

Специальная поддержка VGA

В мостах может присутствовать специальная поддержка графического адаптера VGA, который может находиться на стороне вторичного интерфейса моста. Эта поддержка индицируется и разрешается битом VGA Enable конфигурационного регистра моста. При включенной поддержке мост осуществляет трансляцию обращений к памяти VGA в диапазоне адресов 0A0000h–0BFFFFh, а также регистрам ввода-вывода в диапазонах 3B0h–3BBh и 3C0h–3DFh и всех их 64 псевдонимов (линии адреса AD[15:10] не декодируются). Такой особый подход объясняется данью обеспечения совместимости с самым распространенным графическим адаптером и невозможностью описания всех необходимых областей в таблицах диапазонов адресов для позитивного декодирования. Кроме того, для поддержки VGA требуется особый подход к обращениям в регистры палитр, которые расположены по адресам 3C6h, 3C8h и 3C9h, и их псевдонимам (здесь опять же линии адреса AD[15:10] не декодируются).

Слежение за записью в палитры VGA (VGA Palette Snooping) является исключением из правила однозначной маршрутизации обращений к памяти и вводу-выводу. Графическая карта в компьютере с шиной PCI обычно устанавливается в эту шину или в порт AGP, что логически эквивалентно установке в шину PCI. На VGAкарте имеются регистры палитр (Palette Registers), традиционно приписанные к пространству ввода-вывода. Если графическая система содержит еще и карту смешения сигналов графического адаптера с сигналом «живого видео», перехватывая двоичную информацию о цвете текущего пиксела по шине VESA Feature Connector (снимаемую до регистра палитр), цветовая гамма будет определяться регистрами палитр, размещенными на этой дополнительной карте. Возникает ситуация, когда операция записи в регистр палитр должна отрабатываться одновременно и в графическом адаптере (на шине PCI или AGP), и в карте видеорасширения, которая может размещаться даже на другой шине (в том числе и ISA). В CMOS Setup может присутствовать параметр PCI VGA Palette Snoop, управляющий битом VGA Snoop Enable в конфигурационном регистре моста PCI-ISA. При его включении запись в порты ввода-вывода по адресу регистров палитр будет вызывать транзакцию не только на той шине, на которой установлен графический адаптер, но и на других шинах. Чтение же по этим адресам будет выполняться только с самого графического адаптера. Заметим, что если установлен бит VGA Enable, то через мост пойдут и транзакции чтения, поскольку адреса регистров палитр входят в диапазон общих адресов портов VGA. Реализация слежения может возлагаться и на графическую карту PCI. Для этого она во время записи в регистр палитр фиксирует данные, но сигналы квитирования DEVSEL# и TRDY# не вырабатывает, в результате мост распространяет этот неопознанный запрос на шину ISA.

Что такое мосты на материнской плате

При обсуждении материнских плат часто используют такие термины как северный или южный мост. Подобная терминология часто сбивает с толку неопытных пользователей, они не могут разобраться, что такое северный и южный мост, где они находятся и за что отвечают. Кроме этого, пользователи часто путают северный мост с южным и не могут запомнить их расположение на материнской плате. Если вы также не уверены в данном вопросе, то предлагаем ознакомиться с нашей статьей.

Что такое северный и южный мост

Мост – это чип, который распаян на материнской плате и является частью чипсета. Традиционно чипсет материнской платы состоит из двух чипов, которые называют северным и южным мостом.

Данные чипы называют мостами потому, что они выполняют связующую функцию между центральным процессором компьютера и остальными комплектующими. Что касается названий «северный» и «южный», то эти названия указывают на расположение данных чипов на материнской плате. По аналогии с полюсами на глобусе, северный мост находится ближе к верхней, а южный ближе к нижней части платы.

Нужно отметить, что на современных материнских платах два моста больше не используется. Вместо северного и южного мостов теперь используется исключительно южный мост, так как все функции северного моста были интегрированы в процессор.

Где находится северный и южный мост

Как уже было сказано, северный мост (на фото № 1) – это чип, который располагается в верхней части материнской платы, сразу под процессором. Такое расположение обусловлено тем, что северный мост подключается напрямую к центральному процессору компьютера. Обычно на северном мосту расположен массивный радиатор или даже радиатор с вентилятором, поскольку данный мост греется значительно сильнее южного.

Северный (1) и южный мост (2) на материнской плате.

Южный мост (на фото № 2) – это чип в нижней части материнской платы. Обычно на нем расположен более мелкий радиатор, на некоторых материнских платах южный мост вообще не комплектуется радиатором. В современных материнских платах чипсет может состоять только из одного южного моста.

За что отвечает северный и южный мост

Для того чтобы понять, за что отвечает северный и южный мост достаточно взглянуть на блок схему типичного компьютера.

В верхней части блок схемы вы видите ЦПУ – это центральный процессор. Он с помощью шины подключен к северному мосту, который в свою очередь подключен к слоту графического адаптера (PCI Express или AGP), к шине памяти и к южному мосту. Таким образом, северный мост отвечает за связь центрального процессора с графическим адаптером, памятью и южным мостом. Также от северного моста зависят параметры работы системной шины, оперативной памяти и видео адаптера.

Блок схема типичного компьютера.

Южный мост отвечает взаимодействие с внешними устройствами и остальные функции материнской платы. Он включает в себя контроллеры PCI Express, PCI, SATA, PATA, RAID, USB, Ethernet, Firewire и т.д. Также южный мост отвечает за управление питанием, энергонезависимую память BIOS и прерывания. Взаимодействие южного моста с процессором происходит через северный мост.

Поскольку южный мост напрямую работает со внешними устройствами, которые подключаются к компьютеру, то вероятность его поломки значительно выше, чем вероятность поломки северного моста. Часто причиной преждевременной смерти южного моста становится короткое замыкание USB-разъема или подключение неисправного накопителя. Северная часть чипсета также может выйти из строя, но, для нее более характерной проблемой является перегрев.

Нужно отметить, что в случае поломка моста не обязательно выбрасывать всю материнскую плату. Во многих случаях проблему можно решить заменой чипа на новый или бывший в использовании с аналогичной платы. Но, такую процедуру обычно делают на только дорогих материнских платах, поскольку на бюджетных моделях это экономически не целесообразно.

Компоненты южного моста [ править | править код ]

Функционально южный мост включает в себя:

контроллеры шин PCI, PCI Express, SMBus, I2C, LPC, Super I/O
DMA контроллер;
контроллер прерываний;
PATA (IDE) и SATA контроллеры;
часы реального времени (Real Time Clock);
управление питанием (Power management, APM и ACPI);
энергонезависимую память BIOS (CMOS);
звуковой контроллер (обычно AC’97 или Intel HDA).

Опционально южный мост также может включать в себя контроллер Ethernet, RAID-контроллеры, контроллеры USB, контроллеры FireWire и аудиокодек.

Реже южный мост включает в себя поддержку клавиатуры, мыши и последовательных портов, но обычно эти устройства подключаются с помощью другого устройства — Super I/O (контроллера ввода-вывода).

Поддержка шины PCI включает в себя традиционную спецификацию PCI, но может также обеспечивать поддержку шины PCI-X и PCI Express. Хотя поддержка шины ISA используется достаточно редко, она осталась, что интересно, неотъемлемой частью современного южного моста. Шина SM используется для связи с другими устройствами на материнской плате (например, для управления вентиляторами). Контроллер DMA позволяет устройствам на шине ISA или LPC получать прямой доступ к оперативной памяти, обходясь без помощи центрального процессора.

Контроллер прерываний обеспечивает механизм информирования ПО, исполняющегося на ЦПУ, о событиях в периферийных устройствах.

IDE-интерфейс позволяет «увидеть» системе жёсткие диски. Шина LPC обеспечивает передачу данных и управление Super I/O (это такие устройства, как клавиатура, мышь, параллельный, последовательный порт, инфракрасный порт и НГМД-контроллер) и BIOS ROM (флэш).

APM или ACPI-функции позволяют перевести компьютер в «спящий режим» или выключить его.

Системная память CMOS, поддерживаемая питанием от батареи, позволяет создать ограниченную по объёму область памяти для хранения системных настроек (настроек BIOS).

Известные южные мосты [ править | править код ]

ALi	AMD	ATi	Compaq	Intel	nVIDIA	ServerWorks	SiS	UMC	VIA
ALi M1523	AMD 755 (Cobra)	ATi IXP 150	Compaq Triflex	Intel 6300ESB (HanceRapids)	nVidia nForce MCP/-D	ServerWorks CSB5	SiS 5513	UMC UM8886F	VIA VT8231
ALi M1533	AMD 756 (Viper)	ATi IXP 200	Intel 82092AA	nVidia nForce MCP-D	ServerWorks CSB6	SiS 5513C	VIA VT8233
ALi M1535/D	AMD 766 (ViperPlus)	ATi IXP 250	Intel 82371AB (PIIX4)	nVidia nForce MCP-T	ServerWorks GC-LE	SiS 5595	VIA VT8233A
ALi M1543	AMD 768 (Opus)	ATi IXP 400	Intel 82371AB/EB/MB (PIIX4)	nVidia nForce2 MCP/-T	ServerWorks OSB4	SiS 961	VIA VT8233C
ALi M1563	AMD 8111	ATi SB300	Intel 82371EB (PIIX4)	nVidia nForce2 MCP2-Gb	SiS 961B	VIA VT8235
Intel 82371FB (PIIX)	nVidia nForce3	SiS 962	VIA VT8237
Intel 82371MB (PIIX4)	nVidia nForce3 MCP	SiS 962/L	VIA VT8237
Intel 82371MX (MPIIX)	nVidia nForce4	SiS 962L	VIA VT82C586
Intel 82371SB (PIIX3)	SiS 963	VIA VT82C586A
Intel 82372FB (PIIX4)	SiS 964	VIA VT82C586B
Intel 82437MX	VIA VT82C596A
Intel 82440MX	VIA VT82C686
Intel 82801AA (ICH)	VIA VT82C686A
Intel 82801AB (ICH0)	VIA VT82C686B
Intel 82801BA (ICH2)	VIA VT82C693A
Intel 82801BAM (ICH2)
Intel 82801BAM (ICH2-M)
Intel 82801CA (ICH3)
Intel 82801CAM (ICH3-M)
Intel 82801DB (ICH4)
Intel 82801DBM (ICH4-M)
Intel 82801EB (ICH5)
Intel 82801EB/ER (ICH5/R)
Intel 82801ER (ICH5R)
Intel 82801FB (ICH6)

Семейство ICH [ править | править код ]

ICH (ICH0), ICH2, ICH2-M, ICH3-M, ICH3-S, ICH4/4R, ICH4-M, ICH5/5R, ICH6/6R, ICH6W, ICH7/7R, ICH7-DH, ICH8-DH, ICH9/9R, ICH9-DH,ICH-10/10R

Другие [ править | править код ]

MPIIX, MPCI2, MISA2, PIIX, PIIX3, PIIX4, PIIX4E, SIOH, IFB, nForce 410/430, IXP400/IXP450

Здравствуйте, уважаемые читатели блога Pc-information-guide.ru. Что-то я уже давно ничего не рассказывал про железо компьютера. Сегодня речь пойдет о чипсете. Чипсет (от англ. Chipset) представляет собой набор микросхем, который существует в любом компьютере, неважно ноутбук это или стационарный ПК, и с помощью которого осуществляется взаимодействие всех устройств, подключенных в данный момент к материнской плате. Чипсет, можно сказать, является центральным связующим узлом на материнской плате.

Чипсет, в свою очередь, состоит из двух главных компонентов — северного и южного мостов. В состав северного моста входит контроллер оперативной памяти, видеопроцессора, контроллеры шин DMI и FSB. Южный мост отвечает за порты «ввода-вывода» — то есть за работу всевозможных периферийных устройств (принтер, сканер, флеш-накопители, внешние жесткие диски и т.п.), а также за работу базовой системы «ввода-вывода» (BIOS).

Северный мост определяет вид процессора, который будет установлен в процессорный сокет на материнской плате, определяет его частоту, количество ядер и другие параметры. Не может быть такого, что в сокет будет установлена современная моедль процессора, а чипсет будет устаревшим и не сможет поддерживать этот процессор, обязательно должна быть четкая состыковка по этому параметру.

Кстати, слова «северный» и «южный» в наименованиях мостов находятся там не просто так, они несут важную функцию — обозначают расположение этих мостов относительно верхнего и нижнего края платы (сверху как бы север, снизу юг). На приведенном выше изображении можно заметить, что северный мост располагается аккурат межу процессорным сокетом, разъемами под оперативную память и видеокарту (синий разъем), а южный, в свою очередь — как можно ближе к портам для подключение внешних устройств.

Дело в том, что чем ближе расположены микросхемы чипсета к другим компонентам материнской платы, тем быстрее осуществляется взаимодействие между ними, грубо говоря скорость обмена данными возрастает с уменьшением расстояния. Получается, что мелочей здесь нет, все имеет смысл. Кроме того, такая компоновка позволяет создавать материнские платы самых маленьких размеров, в том числе для ноутбуков и нетбуков.

Возможно вы заметили, что на современных материнских платах может отсутствовать северный мост как таковой. Теперь все чаще можно встретить такую ситуацию, при которой северный мост конструктивно перемещается в центральный процессор, что значительно экономит место на системной плате, и столь же значительно усложняет конструкцию самой этой платы, что в конечном итоге не может не сказаться на ее стоимости, причем не в лучшую сторону.

Итак, как уже было сказано ранее, чипсет материнской платы состоит из двух частей, северного моста и южного моста. Между собой они обмениваются данными по шине DMI (Direct Media Interface), которая хорошо видна на схеме (2 рисунок от начала статьи). За соединение процессора с северным мостом отвечает шина FSB (Front-Side Bus), чем выше ее рабочая частота, тем быстрее будет работать компьютер.

Кстати, компания Intel разработала новую шину QPI, которая пришла на замену устаревшей FSB. Intel разработала ее в ответ на новую шину от компании AMD — HT (Hiper Transport). Пропускная способность шины QPI (25,6 Гбайт/с) возросла по сравнению с устаревшей FSB (8 Гбайт/с). Ранее, у AMD вместо шины HT была LDT (Like Data Transport).

Обратите внимание, на чипсет установлены радиаторы охлаждения, поскольку в процессе работы он может сильно нагреваться, а особенно под пиковой нагрузкой. Обычно, чем дороже материнская плата, тем больше внимания уделено всем элементам охлаждения (больше радиаторов, сами радиаторы большего размера и лучше металл, из которого они изготовлены).

Еще одним интересным моментом является то, что чипсет и процессор, под который рассчитана материнская плата, производит одна и та же фирма. Иначе говоря, если ваш процессор, к примеру, фирмы AMD, значит чипсет материнской платы сделала та же фирма. На самом деле фирм этих не две, как принято считать (Intel и AMD), а целых шесть, или даже больше. Оказывается ATI и Nvidia делают не только отличные видеокарты, но еще и чипсеты.

Есть еще два производителя, которых слава и всеобщее признание вообще обошли стороной, это фирмы SIS и VIA, на сколько мне известно, две эти фирмы занимаются только производством чипсетов и их чипсеты в продаже встречаются крайне редко. И да, есть еще два куда менее известных производителя чипсетов, честно говоря не помню как они называются, но они производят чипсеты в основном для серверных материнских плат.

Итак, предлагаю подвести итог всему вышесказанному:

Чипсет влияет на все то, что от него зависит, а именно — тип оперативной памяти, тип процессора, версии портов USB, SATA и других портов, какой BIOS будет на материнской плате и др. Поэтому на вопрос «Какой самый главный компонент в системной плате?», можете смело отвечать — «Чипсет» и никто не сможет упрекнуть вас в неправильности ответа.
Учтите, что чем дороже материнская плата, тем круче будет в ней чипсет. От чипсета зависит еще и то, какого уровня будут встроенные звуковая и сетевая карты. На более дорогих моделях плат звуковой чип проигрывает музыку значительно лучше («чище», басы глубже и насыщеннее), в сравнении с бюджетными моделями.
Существует всего два типа чипсетов: в первом случае он представлен в виде южного и северного моста, во втором случае — на материнской плате можем наблюдать только южный мост, а северный спрятан в процессор (более современный вариант).

Если вы не знаете какой чипсет стоит на вашей материнской плате, а бумажной документации к ней под рукой нет, можно воспользоваться бесплатной программой «CPU-Z». В ней на вкладке «Mainboard» в графе «Chipset» будут отображены производитель и модель вашего чипсета. Кстати, если вам кажется, что ваш чипсет уже устарел и вы вдруг захотите его поменять, то при всем желании сделать у вас это не получится, потому как чипы эти «наглухо» впаяны в материнскую плату. Я надеюсь, что смог объяснить вам что такое чипсет. Спасибо.